Entwurf eines Multiplizierers mit hoher Geschwindigkeit und geringer Leistung
45,90 €*
Sofort verfügbar, Lieferzeit: 1-3 Tage
Produktnummer:
9786204473529
Die Verlustleistung ist ein kritischer Parameter im modernen VLSI-Bereich. Die zunehmende Geschwindigkeit und Komplexität der heutigen Designs führt zu einem erheblichen Anstieg des Stromverbrauchs von VLSI-Chips (Very Large Scale Integration). Die Multiplikation ist ein wichtiger Bestandteil digitaler Echtzeit-Signalverarbeitungsanwendungen (DSP), die von der digitalen Filterung bis zur Bildverarbeitung reichen.Die Spurious Power Suppression Technique (SPST) verwendet eine Erkennungslogik, um den effektiven Datenbereich von Recheneinheiten zu ermitteln.
| Autor: | Subburayalu, Gopalakrishnan |
|---|---|
| EAN: | 9786204473529 |
| Seitenzahl: | 56 |
| Produktart: | kartoniert, broschiert |
| Verlag: | Verlag Unser Wissen |
| Schlagworte: | Nachrichtentechnik SPST FPGA HDL |
| Größe: | 150 × 220 |
